Предмет: Формалне методе пројектовања и верификације хардвера (17 - EM405A)


Основне информације

КатегоријаТеоријско-методолошки
Научна областЕлектроника
МултидисциплинарнаНе
ЕСПБ5
Матичне организационе јединице предмета

Департман за енергетику, електронику и телекомуникације
Програм предмета

Програм се примењује од 12.10.2009..


Предмети предуслови

Назив предметаМора се одслушатиМора се положити
Функционална верификација хардверадада
Образовни циљ овог курса је стицање знања из области формалне спецификације и верификације дигиталног хардвера. То су напредна знања потребна у раду једног верификационог инжењера.
Након успешног завршетка предмета студенти ће знати теоријске основе за спецификацију и верификацију хардвера. Студенти ће моћи превести неформални опис хардвера на формалне спецификације особина и знаће да користе EDA алате потребне за формалну верификацију хардвера.
Увод у формалну спецификацију и верификацију хардвера: контекст, дизајн кола, грешке и циклус дизајнирања, формална верификација наспрам симулације, тест-вектора, design-for-verification стилова писања кода и верификације базиране на трврђењима (assertion-based verification, ABV), формални (статички), семи-формални и неформални (динамички, функционални) приступ верификацији, језици за спецификацију особина (PSL, SVA), симболичка провера модела (model checking), златни дизајн, логичка еквивалентност, приступи верификацији базирани на Буловим функцијама, репрезентације Булових функција преко бинарних дијаграма одлучивања (BDD), приступи верификацији базирани на проблему задовољивости (SAT), ограничена провера модела (BMC), решавачи SAT проблема, комбиновани SAT-BDD проверивачи, приступи верификацији базирани на коначним аутоматима (FSM), формална верификација хардвера у логикама вишег реда (CTL, LTL), описи хардвера коришћењем темпоралних структура, логичких формула и спецификација, коришћење формалних EDA алата за верификацију хардвера.
Предавања. Рачунарске вежбе. Консултације.
АуториНазивГодинаИздавачЈезик
Thomas KropfIntroduction to Formal Hardware Verification1999SpringerЕнглески
Christoph Meinel, Thorsten TheobaldAlgorithms and Data Structures in VLSI Design1998SpringerЕнглески
Pallab DasguptaA Roadmap for Formal Property Verification2006SpringerЕнглески
Eisner Cindy, Fisman DanaA Practical Introduction to PSL2006SpringerЕнглески
Предметна активностПредиспитнаОбавезнаБрој поена
Сложени облици вежбидада20.00
Писмени део испита - комбиновани задаци и теоријанеда30.00
Одбрана пројектадада50.00
Име и презимеВид наставе
Недостаје слика

Врањковић др Вук
Ванредни професор

Предавања
Недостаје слика

Даутовић др Станиша
Ванредни професор

Предавања
Недостаје слика

Радовановић Борис
Асистент

Лабораторијске вежбе