Fakultet tehničkih nauka

Predmet: Funkcionalna verifikacija hardvera (17.EM459)

Matične organizacione jedinice predmeta: Departman za energetiku, elektroniku i telekomunikacije
Osnovne informacije:
 
Kategorija Naučno-stručni
Uža naučna oblast Elektronika
Multidisciplinarna Ne
ESPB 5
Cilj:

Sticanje znanja iz oblasti osnovnih metoda i alata za sprovođenje funkcionalne verifikacije digitalnih elektronskih sistema. Upoznavanje sa osnovnim karakteristikama jezika za verifikaciju hardvera.

Ishod:

- sposobnost keiranja verifikacionog plana na osnovu funkcionalne specifikacije dizajna - sposobnost razvijanja okruženja za verifikaciju korišćenjem nekog jezika za verifikaciju (HVL) - sposobnost verifikacije složenog digitalnog sistema korišćenjem razvijenog verifikacionog okruženja

Sadržaj:

Značaj verifikacije. Funkcionalna verifikacija. Proces funkcionalne verifikacije. Verifikacioni plan. Verifikaciono okruženje. Osnovne komponente verifikacionog okruženja. Merenje pokrivenosti verifikacionog plana. Pokrivenost koda. Funkcionalna pokrivenost. Verifikacija bazirana na merenju pokrivenosti. Jezivi za funkcionalnu verifikaciju hardvera "e" i System Verilog. Industrijski alati za funkcionalnu verifikaciju hardvera.

Metodologija izvođenja nastave:

Predavanja. Računarske vežbe. Konsultacije.

Literatura:
Autori Naziv Godina Izdavač Jezik
C. Spear, G. Tumbush SystemVerilog for Verification 2012 Springer Verlag Engleski
A. Meyer Principles of Functional Verification 2003 Newnes Engleski
S. Palnitkar Design Verfication with e 2003 Prentice Hall Engleski
A. Piziali Functional Verification Coverage Measurement and Analysis 2004 Springer Verlag Engleski
Formiranje ocene:
Predmetna aktivnost Predispitna Obavezna Broj poena
Odbranjene računarske vežbe Da Da 50.00
Pismeni deo ispita - kombinovani zadaci i teorija Ne Da 50.00
Izvođači nastave:
Predavanja
Laboratorijske vežbe
Laboratorijske vežbe
Laboratorijske vežbe
Predavanja