IMPLEMENTACIJA I VERIFIKACIJA SISTEMA ZA PROCESIRANJE PAKETA PRIMENOM FORMALNIH METODA
Ključne reči:
procesiranje paketa, formalna verifikacija, FPV, FSV, Hemingov kod, otpornost na greške
Apstrakt
– U radu je predstavljena implementacija sistema za procesiranje paketa koja podrazumeva izgradnju paketa na osnovu ulaznih podataka i konfiguracije, i parsiranje dolaznih paketa kako bi se ekstrahovale potrebne informacije i utvrdilo postojanje grešaka prilikom prenosa. Sistem je verifikovan FPV formalnom tehnikom (eng. Formal property verification), dok je otpornost na greške testirana primenom FSV formalne tehnike (eng. Formal Safety Verification).
Reference
[1] E. Seligman, E. T. Schubert и K. M. V. A. Kiran, Formal verification: An essential toolkit for modern VLSI Design, Elsevier/Morgan Kaufmann, 2015.
[2] N. Raut, „tutorialspoint,“ [На мрежи]. Available: https://www.tutorialspoint.com/hamming-code-for-single-error-correction-double-error-detection. [Последњи приступ 22 1 2024].
[3] „LogiCORE IP AXI Interconnect,“ [На мрежи]. Available: https://www.xilinx.com/support.
[4] „JasperGold Functional Safety Verification,“ Cadence, [На мрежи]. Available: https://support.cadence.com.
[2] N. Raut, „tutorialspoint,“ [На мрежи]. Available: https://www.tutorialspoint.com/hamming-code-for-single-error-correction-double-error-detection. [Последњи приступ 22 1 2024].
[3] „LogiCORE IP AXI Interconnect,“ [На мрежи]. Available: https://www.xilinx.com/support.
[4] „JasperGold Functional Safety Verification,“ Cadence, [На мрежи]. Available: https://support.cadence.com.
Objavljeno
2024-09-04
Sekcija
Elektrotehničko i računarsko inženjerstvo
